《Chapter 3 异质结电子器件》笔记

Important

注重物理而非数学，需要注重如何画好能带图。

期末试卷构成

分为 Part1（BJT）和 Part2（MOSFET）：Q 1 (a)，Q2 and Q3； Part3: Q1 (b) and Q4

[! tldr] Key Points of First class Vegard’s Law Critical thickness calculation band diagram constructure of HBT

1. 基础

异质结（heterostruction）被定义为由两种不同的半导体材料形成的结（结构）。此类半导体多为合金（化合物）半导体。

1.1. 合金半导体材料参数

采用物理的方式（例如 MBE）而非化学的方式形成合金。合金半导体是两种或多种半导体的组合，对于像 的合金则是由 和 两种合金按照 的摩尔比例构成。合金既可以是三元的，也可以是四元的。

材料参数包括能带隙、晶格常数、热导率、熔点等。其中，带隙和晶格常数最为重要。

1.1.1. 维加德定律 Vegard’s Law

2022

维加德定律是指对于三元化合物 （其中 A 和 B 是同族元素（III 族或 V 族元素）），参数 P 可以表示为带隙 Eg 或晶格常数（LC），

其中 X 是摩尔分数或组成，可以在 0 到 1 之间变化。

1.1.1.1. 晶格常数

从这张图就可以看出，用不同或者相同晶格常数的元素进行替换的时候，合金晶格常数是如何变化的。

1.1.1.2. 能带间隙

三元和四元半导体的带隙仅大致遵循维加德定律。

在大多数合金中，由于不同元素的合金化而导致无序性增加，从而产生弯曲效应。合金半导体的能带隙可以用以下表达式更好地描述：

从一次关系变为了二次关系。

1.2. 晶格匹配和失配异质结构

异质结构有两种：

• 晶格匹配异质结构。这两种材料具有相同的晶格常数，例如： GaAs 上的 AlAs。
• 晶格失配异质结构。这两种材料具有不同的晶格常数，例如 GaAs 上的 InGaAs 和 Si 上的 SiGe。

晶格失配异质结构可进一步分为应变异质结构和非应变异质结构。

1.2.1. 应变异质结构

假设有，

• 为 衬底的晶格常数；
• 为 的晶格常数。

当外延生长的 薄膜非常薄的时候，其晶格会因为应力而发生形变，从而使得其平行于 的晶格常数被应力压缩为 ，垂直于界面的则不变。

由此定义平行于界面的应变为，

同理有垂直于界面的应变，

基底-薄膜晶格失配（或不适）定义为，

与平行应变相同。

1.2.2. 非应变异质结构

如果生长的 薄膜足够厚，异质结构将不受应变。衬底和薄膜都会有立方对称性。在这种情况下，薄膜和基底的原子在界面处不具有一一对应的关系。 这导致在两种材料的界面处形成缺陷，称为失配位错。

1.2.3. 临界厚度

2022

存在一个临界厚度 ，低于该厚度生长的薄膜会发生应变，而不会出现失配位错（赝晶生长），在此之上，薄膜变得不受应变或松弛。与界面处失配位错的形成相关，临界厚度为，

对于大多数（100）半导体系统（ 是衬底的晶格常数）； 是泊松比，近似值为 0.274； 是晶格失配。

1.3. 带隙不连续性

两种材料具有不同的能带隙。带缘结构可能分为三种类型： 它们中的每一个都具有独特且特殊的能带结构和器件应用，我们主要关注第一种。

1.4. 异质结的能带图

1. 先让真空能级平齐相接
2. 随后电子从高费米能级流向低费米能级，失去电子的能带上弯，得到电子的能带下弯。
3. 保持导带底能量差和价带顶能量差。
4. 真空能级之间的差为内建电势。

为什么不是金属的费米能级上升？

1. 会导致真空能级的不连续
2. 电子无法流动

[! note]

1. 真空能级一定连续；
2. 能带向上弯曲意味着电子能量增加，电子密度降低；
3. 能带向下弯曲意味着电子能量减少，电子密度增加。

1.4.1. 带隙偏移

该比例随材料体系的不同而变化，不易确定。 和 体系具有 型结构，比例约为60:40。

1.4.2. 金属/ /

[! important] 可以拿这个能带图练一下手

2. 异质结双极晶体管

[! reference] “4.5 异质结双极型晶体管” (施敏和李明逵, p. 147)

2.1. 同质结 BJT 的局限性

发射极注入效率为，

发射极注入效率定义式

为基极 处的电子电流密度； 为基极 处的空穴电流密度

指向原始笔记的链接

因为 ，可以将上式变化为，

需要推导 从这个公式可以看出，如果想要增加发射极效率，那么发射极得重掺杂，基极得轻掺杂且尽量减小基区中性宽度。

基区输运系数 为，

共基极电流增益 ，

再代入共发射极增益 ,

这里说明如果要 BJT 实现高增益，需要，

1. 发射极重掺杂；
2. 基极相对轻掺杂；
3. 基极窄

但是如此又会导致问题，

1. 发射极重掺杂会导致发射极带隙减小，从而减小发射极注入而增加基极注入，得不偿失 （重掺杂效应）；
2. 轻掺杂和窄基极会导致较大的基极电阻和更小的击穿电压。

2.2. 补救

主要的补救措施就是在 n 型发射极使用大带隙材料。该器件随后将成为异质结双极晶体管 (HBT)。

HBT 的主要优点是发射极效率高。HBT 还具有电路运行的高速和高频能力。

2.3. 基于 n-AlGaAs 和 p-GaAs 的 HBT

具有 n-AlGaAs 发射极和 p-GaAs 基极晶体管的 HBT

2.4. HBT 与同质结的对比

2021 #EE6604期末/2022

从 BJT 的共发射极增益再进一步推导，能看到 和发射极与基极之间的带隙差有关。

这意味着可以对基极进行大量掺杂并实现低基极电阻。还可以将基极做得更窄，以实现高速。因此，我们对高性能晶体管的所有要求都可以通过具有更大带隙发射极来满足。

2.5. 可用的结构

2021

2.5.1. GaAs/AlGaAs HBT

这个是一个基本的 HBT 结构，发射极由宽禁带的 构成，基极则是由宽度较窄的 p 掺杂 构成，集电极则是 n 掺杂的 。

2.5.2. InGaAs/InP 和 InGaAs/InAlAs HBT

优点在于：

• 非常低的表面复合；
• 比 更高的电子迁移率；
• 的截止频率；
• 强电场下的更高电子漂移速度；
• 更高的击穿电压。

2.5.3. HBT

优点在于，

• 禁带宽度差可实现基区重掺杂而具有高速能力；
• 表面复合电流少，低集电极电流的时候，电流增益仍然高。

2.6. 进一步提高 HBT 性能的途径

2021 #EE6604期末/2022

2.6.1. 发射极

2022

在发射极主要关注上图中的导带不连续，这会导致电子需要通过热发射或者隧穿才能到达基极，从而导致发射极效率降低或者集电极电流减小。

这个问题可以通过使用改进的结构来缓解，例如在 E-B 结附近使用具有渐变层的发射极。

2.6.2. 基极

2021

基区也可采用缓变分布, 使得基区的带隙由发射极一侧到集电极一侧逐步减小。存在一内建电场 准中性基区 (quasi-neutral base) ,少数载流子渡越时间降低, 增加了 HBT 的共发射极电流增益与截止频率。

2.6.3. 集电极

集电极我们主要考虑的是 集电区渡越时间和 击穿电压。采用特定的集电区掺杂，例如具有 集电区和一层临近次集电极的 脉冲掺杂结构（pulse-doped）的 HBT。这样在维持集电区厚度的同时，能使得电子在大部分渡越时间内，可以维持导带低能谷的高迁移率（参考 Ridley-Watkins-Hilsun 机制），这种器件叫弹道集电区晶体管。

3. 调制掺杂场效应晶体管 (MODFET)

MODFET 是异质结构的场效应器件。

3.1. 结构

MODFET 最有特点的结构在于栅极下方的异质结以及调制掺杂层。调制掺杂指的是， 是掺杂的（，称为 层），但是其下面有一层极窄的 未掺杂（称为 层），再下面又是一层未掺杂的 。调制掺杂的好处在于可以减少沟道中的杂质散射。

源和漏与 接触以构成欧姆接触；栅极则是与 构成肖特基势垒； 层的作用主要是减少 中的电离施主引起的库仑散射，从而提高电子迁移率；未掺杂的 主要是用来形成导电的沟道。

3.1.1. 迁移率随温度的变化

在低电场条件下，比较调制掺杂的 2D 沟道与不同掺杂水平下体 的迁移率随着温度的变化。可以看到，随着温度升高，三种材料的迁移率都在下降，这是声子散射的影响；随着温度降低，杂质散射逐渐主导，可以看到由于高密度的 2DEG 的屏蔽效应，电子的传导路径限制在小于 的小截面内。

3.2. 能带分析

2023

能带图中， 为金属和宽带隙半导体的势垒高度，MODFET 的内建电势为，

为 的施主掺杂浓度； 为 的掺杂区厚度； 为介电常数。

MODFET 的关键工作参数为阈值电压 ，对应的状态是 表面的导带底与费米能级重叠（见图（b））。

当 MODFET 开启的时候，栅极在异质界面处容性感应出电荷薄层 ，类似与 MOSFET 的沟道电荷。

3.3. 电流-电压分析

一般电流公式为，

当线性区的时候，有 ，可简化为，

在饱和区夹断的时候，令 , 可得 ，

在高速工作状态下，速度饱和区的电流为，

此时跨导为，

3.4. 截止频率

为截止电容。