CMOS 复合门的综合

合成逻辑门的第一步是利用串联 NMOS 器件实现 AND 功能而并联 NMOS 器件实现 OR 功能的事实推导出它的下拉网络。

接着利用对偶性逐层推导出 PUN。将 PDN 网络拆解成称为子电路的较小的网络 (即 PDN 的子集) 来简化 PUN 的推导。